obr. 1
Prvek řízený napětím: JFET MOSFET Logické obvody Integrované logické obvody
Z matematiky znáte logické funkce - negaci, logický součet, logický součin, implikaci a ekvivalenci. Zde je jejich přehled s pravdivostními tabulkami.
Negace výroku A je výrok, který je pravdivý právě tehdy, když je výrok
A nepravdivý (a opačně).
|
A |
NOT A |
| 0 | 1 |
| 1 | 0 |
Výrok A AND B je pravdivý právě tehdy, když je alespoň jeden z výroků A, B pravdivý.
| A | B | A OR B (A + B) |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Výrok A OR B je pravdivý právě tehdy, když jsou oba výroky A, B pravdivé.
| A | B | A OR B |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Výrok A=>B je NEPRAVDIVÝ právě tehdy, když A je nepravdivý a B je pravdivý. V ostatních případech je výrok A=>B pravdivý.
| A | B | A => B |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Výrok A<=>B je pravdivý právě tehdy, když jsou oba výroky A, B pravdivé nebo oba nepravdivé.
| A | B | A <=> B |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Prakticky se používají i další logické funkce: NOR, NAND a EXCLUSIVE-OR.
Výrok A NOR B je pravdivý právě tehdy když je výrok A OR B nepravdivý ("NOR je negace logického součtu OR").
| A | B | A NOR B |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
Výrok A NAND B je pravdivý právě tehdy když je výrok A AND B nepravdivý ("NAND je negace logického součinu AND").
| A | B | A NOR B |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Výrok A EXCLUSIVE-OR B je pravdivý právě tehdy když je právě jeden z výroků A, B pravdivý ("EXCLUSIVE-OR je negace ekvivalence").
| A | B | A NOR B |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Libovolnou logickou funkci je možné vyjádřit pomocí operace negace a kombinací logického součtu nebo logického součinu.
Vyjádření implikace: výrok A=>B je totéž jako výrok (NOT A)
OR B.
Vyjádření ekvivalence: výrok A<=>B je totéž jako {(NOT A) AND (NOT
B)} OR {A AND B}
Vyjádření NOR: výrok A NOR B je totéž jako NOT(A OR B)
Vyjádření NAND: výrok A NAND B je totéž jako NOT(A AND B)
Vyjádření neekvivalence: výrok A EXCLUSIVE-OR B je totéž jako {(NOT A) AND
B} OR {A AND (NOT B)}
Chceme-li tedy sestrojit obvod, který by modeloval nějakou zadanou logickou funkci, musíme mít k dispozici obvody, které generují tyto základní logické funkce (NOT, AND, OR). Elektronické obvody pro generaci uvedených funkcí nazýváme po řadě: invertor, hradlo “AND” a hradlo “OR”.
Vezměme nejjednodušší možnou realizaci
uvedených obvodů tzv. diodovou logiku.
Používá se "pozitivní logika" i "negativní
logika". Přiřazení
logických stavů “0” a “1” napěťovým úrovním je totiž
zcela libovolné a záleží na tom kterém přístroji, jakého přiřazení
používá. Pakliže stav logické “0” odpovídá nižšímu napětí na výstupu
logického členu nežli stav logické “1”, hovoříme o tzv. pozitivní
logice. Je-li tomu naopak, tj. logické “0” odpovídá vyšší napětí nežli
logické “1”, pak se jedná o negativní logiku. Přitom je třeba zdůraznit,
že nezáleží na velikosti napětí, obě
mohou být kladná nebo obě záporná nebo jedno kladné a druhé záporné;
pakliže logická “1” odpovídá kladnějšímu napětí, jedná se o pozitivní
logiku, jinak je to logika negativní. Stejným způsobem se označuje logika
tzv. dynamická (na rozdíl od právě popsané
statické, neboli úrovňové logiky), kdy ovšem příslušné úrovně jsou na
vstupech logických členů pouze po velmi krátkou dobu, tedy ve formě napěťových
impulsů.
Vzhledem k tomu, že parametry reálného logického členu se různí kus
od kusu (užívají se odpory s určitou tolerancí, tranzistory a diody,
které mohou mít různé parametry), není možné stanovit přesnou hodnotu
napětí odpovídající logické “0” resp. “1” v té které logické
síti. Místo toho se logické členy konstruují tak, aby nebyly citlivé na změnu
napětí vstupních parametrů pokud tyto
leží v určitém intervalu napětí. Viz obr.1.
obr. 1
Například pro hradla TTL (transistor-transistor-logic) jsou příslušné intervaly následující:
Uvst(0) = max. 0,8 V
Uvst(1) = min. 2 V
neboli pro logickou “0” je povolený interval vstupních napětí 0 - 0.8V pro logickou “1” 2 - 5 V. Hradlo samo má zaručovaná výstupní napětí:
Uvýst(1) = min. 2,4 V
Uvýst(0) = max. 0,4 V
tj. hluboce v povolené toleranci napětí vstupních. Napájecí napětí je (5± 0,25) V. Uvedené hodnoty jsou typické pro tzv. tranzistorovou logiku a byly implementovány u celé řady výrobců logických obvodů. Zdaleka to však nejsou jediné napěťové úrovně u logických obvodů používané. Hradla s tranzistory řízenými elektrickým polem mají logické úrovně okolo 0 V a 9 V a existuje i tzv. logika s vysokou šumovou imunitou HLL (high-level-logic), kde napěťová úroveň logické “1” je řádu 10 - 50 V. S takovými napěťovými logickými úrovněmi pracují řídicí systémy v provozech, kde je zvýšená úroveň elektromagnetického rušení. Na druhé straně pro speciální přístroje s nízkým napájecím napětím (náramkové hodinky) byly vyvinuty obvody, kde jsou logické úrovně mezi 0 V a 3 V i níže.
Nadále se budeme zabývat pouze pozitivní logikou.
Hradlo tohoto typu je vybaveno (na jeho výstupu je úroveň logické 1), je-li alespoň jeden z jeho vstupů vybaven.
| X | Y | X+Y |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
obr. 2
Jestliže předpokládáme ideální diody (tj. nekonečný odpor v závěrném směru a nulový v propustném směru), je funkce obvodu následující: Pro vstupní napětí Ux > u nebo Uy > u je odpovídající dioda otevřena a výstupní napětí kombinace je rovno Ux nebo Uy (předpokládáme-li, že zdroje napětí Ux a Uy i zdroj napětí u mají vnitřní odpor nulový). Je-li např. napětí Ux na vstupu X , pak dioda Dy je uzavřená, pokud napětí na vstupu Uy není větší než Ux. Pak se naopak zavře dioda Dx, vede Dy a výstup kopíruje napětí na vstupu Y.
Pokud používáme reálné diody a reálné zdroje napětí logických úrovní X a Y, musíme počítat s jejich vnitřním odporem ri, odporem diod v propustném směru a se zbytkovým napětím na diodách UD (u germaniových diod ~ 0,2V, u křemíkových ~ 0,7V). Zbytkové napětí na diodách má tu výhodu, že není třeba používat zdroj napětí, který nám předtím vytvářel oblast napětí pro úroveň logické 0 (logická 0 byla od 0V do u V), neboť diody se neotevřou, pokud vstupní napětí nepřekročí UD. Zahrneme-li odpor diod v propustném směru do vnitřních odporů zdrojů logických úrovní, bude při aplikaci napětí Ux = Uv napětí na výstupu rovno
Jsou-li oba vstupy na úrovni E , bude výstupní napětí
Zkuste si tyto vztahy odvodit.
Hradlo tohoto typu je vybaveno (na jeho výstupu je úroveň logické 1), jsou-li všechny jeho vstupy vybaveny.
| X | Y | XY |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
obr. 3
obr. 4
Je ho možno vytvořit transistorovým zesilovačem, pracujícím ovšem ne v lineárním, ale ve spínacím režimu. Je zřejmé, že zapojíme-li tranzistor do obvodu podle obr. 4 a budeme-li zvětšovat proud do jeho báze, bude napětí mezi kolektorem a emitorem klesat. Od určitého proudu báze však zjistíme, že napětí UKE se prakticky nesnižuje - transistor je ve stavu nasycení. Je to stav, kdy jak emitorový přechod, tak kolektorový jsou pólovány v propustném směru, a napětí mezi kolektorem s emitorem je v podstatě dáno rozdílem napětí na přechodu báze-emitor a na přechodu báze - kolektor. Prakticky u křemíkového tranzistoru je toto tzv. saturační napětí Usat asi 0,2 V a u germaniového tranzistoru asi 0,1 V. Báze je při tom nasycena minoritními nosiči náboje a veškerý přírůstek proudu báze jde na úkor přírůstku proudu emitoru.
Přestaneme-li dodávat proud do báze tranzistoru, uzavřou se obě diody (BE, BK) a přebytek minoritních nosičů v bázi je opět odsáván el. polem v oblasti kolektorového přechodu. Je zřejmé, že čím více minoritních nosičů bylo v bázi před vypnutím, tím déle bude trvat, než kolektor odsaje všechny minoritní nosiče v bázi a kolektorový proud klesne na nulu. Proto je vhodné zabezpečit, aby tranzistor v sepnutém stavu pracoval na okraji oblasti nasycení: toho lze dosáhnout např. použitím tzv. desaturačních diod , zapojených mezi bázi a kolektor. Kondenzátor CB napomáhá urychlení přechodového procesu odstranění minoritních nosičů z báze, když měníme napětí vstupu z 1 na 0.
Funkce obvodu na obr. 4 je tedy následující: při aplikaci napětí o logické úrovni 1 na vstup X invertoru zvětšíme proud báze natolik, že tranzistor uvedeme do saturace. Na výstupu NOT X je tedy napětí U, které je obvykle 1/4 až 1/3 povoleného rozsahu napětí pro logickou 0. Přivedeme-li na vstup zařízení napětí o logické úrovni 0, je tranzistor vypnut a na jeho kolektoru (tedy na výstupu invertoru) je plné napájecí napětí volené tak, aby odpovídalo úrovni logické 1. Obvod tedy plní logickou funkci negace.
O použití integrovaných logických obvodů se můžete dozvědět zde ¤.