7.2.4. Integrované logické systémy

 
Systém DCTL Systémy MTL (I2L )
Systém RTL Systémy Schottky - TTL (STTL)
Systémy DTL Systémy ECL
Systémy TTL Systémy MOS/CMOS
  Logická hradla s třemi stavy

Rozvoj číslicové mikroelektroniky si lze jen těžko představit bez aplikace integrovaných obvodů. Jsou to obvody, které na destičce velikosti několika čtverečních milimetrů soustřeďují řadu elektronických prvků, tj. tranzistorů, diod, odporů. Podle technologie výroby rozlišujeme integrované obvody na hybridní a monolitické.

Hybridní integrované obvody obsahují pasivní a aktivní součástky, které se připevní na jednu nosnou destičku, vzájemně propojí a zapouzdří. Přitom aktivními součástkami nemusí být jednotlivé tranzistory, ale i monolitické integrované obvody (tzv. čipy). Příkladem takových obvodů může být operační zesilovač, obsahující kromě čipu monolitického operačního zesilovače, také kompenzační kondenzátory a řadu vstupních a zpětnovazebních odporů. Obecně je možno říci, že se touto technologií vyrábějí obvody, které ke své funkci potřebují stabilní a přesné odpory. Takovéto odporové sítě se monolitickou technologií vyrábějí obtížně a je proto lépe je vyrobit zvlášť, například technologií napařených tenkých vrstev odporového materiálu a následnou laserovou kalibrací.

V monolitických integrovaných obvodech jsou všechny potřebné prvky soustředěny na jediné destičce polovodiče, nejběžněji křemíku. Technologickým postupem jsou na této destičce vytvořeny jak aktivní, tak pasivní prvky i vzájemné propoje součástek. Pouzdření takového obvodu probíhá tak, že se pouze propojí kontaktovací plošky na destičce s vývody pouzdra. O různých technologiích výroby integrovaných obvodů se může čtenář dočíst v běžně dostupné literatuře.

Naprostá většina elektronických číslicových systémů je vyráběna monolitickou technologií. Hybridní obvody se používají většinou jen u převodníků číslo-analog a analog-číslo. V tomto odstavci se soustředíme na monolitické integrované logické systémy a popíšeme si jejich přednosti a nedostatky. Podle stupně integrace rozlišujeme malou integraci (SSI, small scale integration); sestává se z méně než cca 15 logických obvodů v jednom čipu. Jestliže je na jednom čipu více než 15 a méně než 100 logických obvodů, mluvíme o obvodu se středním stupněm integrace (MSI, medium scale integration). Obvody velké integrace (LSI, large scale integration) mají v jednom čipu logických obvodů více než sto. Současné mikroprocesory a čipové sady osobních počítačů jsou obvody velmi velkého stupně integrace (ELSI, extremely large scale of integration); u mikroprocesoru i486 se jedná o cca 1,2 milionu aktivních polovodičových prvků na jednom čipu, u Pentia je to cca 3x více.

7.2.4.1. Systém DCTL Menu

Přímo vázaná tranzistorová logika DCTL (Direct-Coupled-Transistor-Logic) je nejjednodušším typem logiky, který ve své skladbě používá tranzistorů. Základním hradlem těchto obvodů je hradlo NOR, které je znázorněno na obr. 7.5.

obr. 7.5

Obvod je tvořen několika tranzistory s propojenými a uzemněnými emitory a společným kolektorovým odporem. Je zřejmé, že stačí, aby jeden z tranzistorů byl vybuzen do saturace a již napětí na výstupu klesne na jeho saturační napětí, tj. na napětí řádu 0,1 V. Otevření eventuálních dalších tranzistorů nezpůsobí již podstatnou změnu výstupního napětí. Hradla jsou v tomto systému propojena přímo jak je také ukázáno na obr. 7.5. Proto napětí na výstupu tohoto hradla v nevybuzeném stavu zpravidla nepřekročí úroveň 1 V (je omezeno napětím na diodě báze-emitor následujícího hradla). Předpokladem pro správnou funkci systému těchto hradel je naprostá shoda charakteristik jednotlivých tranzistorů, jinak tranzistor s nižším napětím báze-emitor spotřebuje většinu proudu plynoucího z kolektorového odporu předcházejícího hradla a tranzistory s vyšším napětím báze-emitor zůstanou nevybuzeny. Tím vznikají potíže propojování jednotlivých hradel mezi sebou, pokud není systém umístěn na jediném čipu. Tento systém proto nedosáhl širšího uplatnění v praxi; myšlenka se však uplatnila u systému I2L..

7.2.4.2. Systém RTL Menu

obr. 7.6


Aby se redukoval efekt nestejných charakteristik tranzistorů, byly vloženy odpory do bázových přívodů každého tranzistoru. Tím vznikla tzv. odporově-tranzistorová logika RTL (Resistor-Transistor-Logic). Obvody této logiky se již po určitou dobu vyráběly v integrované formě, postupně však byly vytlačeny jinými systémy s lepšími parametry. Základním hradlem je zde opět NOR, jehož schéma je na obr. 7.6. Zařazením odporů do bází tranzistorů se rovněž zvýšila schopnost hradla budit více následujících logických obvodů. Proti přímo vázané logice se však snížila spínací rychlost obvodu, neboť parazitní kapacity se nyní musely nabíjet přes větší odpor. Proto se někdy přidávaly paralelně ke vstupním odporům tzv. urychlovací kondenzátory (na obr. 7.6 čárkovaně), které tvořily s parazitní vstupní kapacitou kapacitní dělič napětí.

 

7.2.4.3. Systémy DTL Menu

Systém diodové tranzistorové logiky DTL (Diode-Transistor-Logic) je jedním z obvodů, které se pro speciální účely ještě vyrábějí. Základním hradlem tohoto systému je NAND a vzniklo v podstatě kombinací diodového obvodu AND s invertorem - obr. 7.7. Dioda DS zajišťuje, že tranzistor zůstane uzavřen, pakliže alespoň jeden ze vstupů je uzemněn, tj. v bodě X je napětí rovné spádu na příslušné diodě a v bodě Y je napětí nulové. Jako DS se obvykle užívají dvě diody v sérii, čímž se zvětší šumová imunita hradla. Odporový dělič v bázi invertoru je volen tak, aby v případě logických jedniček na vstupech byl tranzistor saturován. Vstupní odpor hradla je velký, je-li vstup na úrovni logické 1 a rovná se prakticky R1, je-li vstup na úrovni logické 0. Výstupní odpor ve stavu logické 1 je roven kolektorovému odporu a ve stavu logické nuly je velmi malý. Hradla se tedy dají snadno řadit za sebe, typické zpoždění signálu na jedno hradlo je 25 ns. Výroba v monolitické formě není obtížná. Koncepce systému skýtá možnost zařadit místo diody DS Zenerovu diodu a tím získat systém s extrémně vysokou šumovou imunitou.

obr. 7.7

7.2.4.4. Systémy TTL Menu

Největšího rozšíření dosáhly ve své době integrované logické systémy TTL (Transistor-Transistor-Logic). V dnešní době jsou však nahrazovány systémy STTL, MOS a CMOS, které mají nižší spotřebu a srovnatelnou rychlost. Zachovala se však definice logických úrovní; pokud má moderní logický systém stejně definované napěťové úrovně logické nuly a jedničky, nazývá se kompatibilní s TTL na logických úrovních (logic level TTL compatible). V těchto obvodech jsou vstupní diody nahrazeny víceemitorovým tranzistorem. Víceemitorový tranzistor se totiž relativně snadno vyrábí standardní planární technologií a jeho výroba je ekonomičtější než výroba několika izolovaných diod. Navíc při běžném provozu jsou hradla TTL rychlejší než DTL zhruba 2x; typická hodnota zpoždění se pohybuje okolo 12 ns. Základním hradlem je opět NAND, které je nakresleno na obr. 7.8.

obr 7.8

Aby byla umožněna vyšší zatížitelnost hradla, je na konci hradla zabudován koncový stupeň. Z důvodů omezení záporných napěťových špiček na vstupech hradla byly vstupy opatřeny ochrannými diodami, které nedovolí vyšší záporné napětí na vstupech než cca -0,6V. Funkce obvodu je následující:

a. Všechny vstupy jsou ve stavu logické jedničky.

V tomto případě tranzistor T2 pracuje v inverzním režimu. Tranzistor T4 je saturován a tranzistor T3 je vybuzen. Napětí na kolektoru tranzistoru T4 je přibližně UD + Ukesat. Aby byl tranzistor T5 uzavřen (má na bázi napětí Uk4) je do obvodu vložena dioda D, která posunuje napětí emitoru T5 na napětí Ukesat+UD. Tranzistor T3 je tedy otevřen a T5 uzavřen. Na výstupu je napětí Ukesat, což je napětí logické 0.

b. Jeden nebo více vstupů jsou ve stavu logické nuly.

Pak je tranzistor T4 a rovněž T3 uzavřen a odpor R1 zaručuje nasycení tranzistoru T5. Ten slouží nyní jako emitorový sledovač pro výstupní napětí, takže může do zátěže dodat podstatně větší proud než tomu bylo u předchozího zapojení. Napětí na výstupu je menší než E o spád na diodě báze-emitor tranzistoru T5 a na diodě D, je tedy U1 » E - 2 UD. Je užitečné si všimnout, že napájecí napětí E nemůžeme libovolně zmenšovat. Je-li totiž T3 otevřen, je napětí na bázi T2 napětí UB2 » 3UD. Aby T2 pracoval v inverzním režimu, je třeba, aby napětí na emitoru T2 bylo větší než toto napětí. Vzhledem k tomu, že emitorové napětí T2 je vlastně výstupní napětí předcházejícího hradla stejného typu (ve stavu logické jedničky), musí být U1> UB2 neboli E > 5UD. Minimální napětí logické jedničky musí tedy být U1 > 3UD.
Na TTL hradlo v uvedeném zapojení může být zapojeno až 15 dalších hradel stejného typu. Typické zpoždění při průchodu hradla je  ł 10 ns a výkonová ztráta ł 15 mW.

Dvojčinný stupeň neumožňuje propojení několika výstupů popsaných hradel NAND paralelně. K tomu je zapotřebí dalšího hradla typu OR. Toto hradlo však můžeme vypustit, jestliže použijeme hradel s tzv. otevřeným kolektorem. Principiální zapojení hradla NAND s otevřeným kolektorem je na obr. 7.9.

obr. 7.9

Do výstupního obvodu je nutné zapojit vnější odpor, na který však můžeme připojit další hradlo s otevřeným kolektorem.

Spojením několika výstupů s otevřeným kolektorem přes vnější odpor vznikne funkce “montážního AND”. Protože však většinou spojujeme negované výstupy hradel (funkce NAND) vytvoří se (použitím transformace pomocí de Morganova teorému) funkce “montážního OR” (wired OR). Příklad paralelního zapojení dvou hradel je na obr 7.10. Ekvivalentní schema zapojení je na obr. 7.11. a logická funkce je dána následujícím Booleovským výrazem:

.

obr. 7.10 a 7.11

 

 

7.2.4.5. Systémy MTL (I2 L ) Menu

 

Logické systémy, které byly dosud popsány, jsou vyráběny s různým počtem vstupů a na jednom čipu bývá umístěno více hradel. Tak například obvod 7400 je čtveřice dvojvstupových hradel NAND systému TTL. Abychom z takovýchto logických členů vytvořili požadovanou logickou funkci, je třeba vybrat z vyráběných typů a propojit na destičce s tištěnými spoji. Je-li logická funkce složitá, bude třeba řady logických členů a celý systém bude mít následující zjevné nevýhody:

1. Relativně vysoká cena potřebných logických členů,

2. relativně vysoká cena návrhu, provedení, osazení a  oživení plošného spoje,

3. parazitní kapacity a indukčnosti spojů mohou působit problémy při zvyšování rychlosti systému,

4. je-li systém složitý, většinou není možné využít všechny vstupy pouzder, aniž bychom neúměrně zkomplikovali propojení pouzder.

To znamená, že řada funkcí zůstane nevyužita.

Abychom tyto nevýhody obešli, musíme přejít k vysokému stupni integrace logických členů na jediném čipu a pokud možno zjednodušit obvody jediného hradla. To vše ovšem při zachování vysoké rychlosti hradla a pokud možno minimálního příkonu. Velice slibným systémem je tzv. integrovaná injekční logika (I2L) zvaná též logika se sdruženým tranzistorem MTL (Merged-Transistor-Logic); tento systém, jehož základní dvojvstupové hradlo je na obr. 7.12 spolu s napájecími a zatěžovacími obvody, nepoužívá v podstatě pasivní prvky - odpory. Vhodným návrhem se navíc dosáhlo toho, že ani mezi jednotlivými tranzistory ani mezi hradly není třeba při výrobě difundovat izolační příkopy, což podstatně zjednodušilo technologii výroby. Součin příkon x zpoždění dosáhl řádově desetin pJ (10-12 J), což je zhruba o 2 - 3 řády méně než obvody TTL. Základním hradlem tohoto systému je NOR a lze rovněž snadno realizovat inverzi, tj. operaci NOT. Dvojvstupové hradlo se skládá v podstatě ze tří tranzistorů, dvou struktury NPN (T1 a T2 na obr. 7.17) a jednoho PNP se dvěma kolektory (T3 na obr. 7.12). Báze T3 a emitory T1 a T2 tvoří společná základní destička z polovodiče typu N.

obr. 7.12

Kolektorové oblasti T3 jsou sdruženy s bázovými oblastmi T1 a T2 tak, že např. horní kolektor T3 a báze T1 tvoří jednu difundovanou oblast P v základní destičce polovodiče typu N. Emitor T3 tvoří další difundovanou oblast P, geometricky uspořádanou tak, aby proud zaváděný do emitoru T3 se dělil rovnoměrně do bází T1 a T2. Tranzistor T3 tak tvoří injektor, který postačí zásobovat báze T1 a T2 minoritními nosiči náboje v takové míře, že oba tranzistory jsou v saturaci. Proud do emitoru T3 se získá jednoduše tak, že se všechny emitory na společném čipu propojí a připojí se přes jediný odpor ke zdroji kladného napájecího napětí obvodu (tento odpor může být realizován rovněž na témže čipu). Funkce obvodu je následující: Jsou-li oba budicí tranzistory předchozích hradel uzavřeny, injektor T3 saturuje oba tranzistory T1 a T2 a na jejich kolektorech bude saturační napětí Usat. Je-li jeden z budicích tranzistorů (např. horní) otevřen, protéká jím proud injektoru a příslušný transistor (T1) zůstane uzavřen. Napětí na jeho kolektoru však zůstane rovné Usat, neboť T2 je ještě otevřen. Jsou-li pak oba budící tranzistory otevřeny, tekou jimi proudy injektoru a oba T1 i T2 se uzavřou. Na jejich kolektorech vystoupí napětí na hodnotu odpovídající spádu napětí na diodách BE NPN tranzistorů následujícího hradla. Obvod tedy plní logickou funkci NOR , přičemž rozdíl mezi logickou jedničkou a nulou je řádově 0.5 - 0.6 V, tj. UD - Usat. Vzhledem k této nízké hodnotě se logické úrovně před výstupem z čipu transformují na úrovně TTL, aby byla zvýšena odolnost proti rušení. Uvnitř čipu je šumová imunita velmi dobrá. Jednoduchost systémů MTL-I2L umožňuje hustotu až 400 hradel/mm2, což odpovídá cca 1000-3000 hradel na jednom čipu.

Až dosud vybírané systémy obsahovaly tranzistor nebo tranzistory, které se dostatečným bázovým proudem uváděly do saturace a dosáhlo se malého napětí mezi kolektorem a emitorem. Tento způsob však není vhodný chceme-li dále zvyšovat rychlost hradel. U nasyceného tranzistoru vždy bude trvat určitou dobu, abychom odstranili přebytečné minoritní nosiče z báze a uvedli tranzistor do normálního režimu. Pro další snížení zpoždění v hradlech je třeba buď (1) zabezpečit, aby tranzistory pracovaly v právě saturovaném režimu, kdy je nahromaděný náboj minoritních nosičů v bázi minimální, nebo (2) zabezpečit, aby tranzistory vůbec v saturaci nepracovaly.

7.2.4.6. Systémy Schottky - TTL (STTL) Menu

Všimněme si nejprve první možnosti. Aby tranzistor nebyl uveden do hluboké saturace, je třeba zabezpečit, aby napětí báze-kolektor UBC Ł 0 (u tranzistoru NPN). Je-li UBC @ 0, je tranzistor právě saturován. Této podmínky je možné dosáhnout pomocí tzv. Schottkyho diod. Schottkyho diody jsou tvořeny přechodem typu kov-polovodič, a mají voltampérovou charakteristiku velice podobnou diodě s přechodem P-N. (Tím se liší od tzv. ohmických kontaktů kov-polovodič, jejichž vodivost nezáleží na polaritě).

obr. 7.13a a 7.13b

Základní rozdíl proti P-N diodě je však ten, že proud Schottkyho diodou je tvořen převážně majoritními nosiči náboje, tedy elektrony, zatímco u P-N diody jsou rozhodující minoritní nosiče. Proto Schottkyho dioda má velmi malou dobu zotavení. Další výhoda Schottkyho diod tkví v tom,že napětí na nich v propustném směru je zhruba 0,3 V, což je cca polovina než u křemíkové P-N diody. Při použití Schottkyho diod jako desaturačních diod invertoru získáme strukturu na obr. 7.13.a. Přechod báze-kolektor tranzistoru je sice možné částečně pólovat v propustném směru, avšak tato skutečnost nemá podstatný vliv na dobu zotavení tranzistoru ve srovnání s právě saturovaným stavem. Slabě kladně pólovaný přechod báze-kolektor způsobí však pokles napětí UCEsat , které je podstatně nižší než UD. Závislost doby zpoždění invertoru na vstupním proudu pro obvod bez saturace a s desaturační diodou je na obr. 7.13.b. Poznamenejme ještě, že existují rovněž zapojení umožňující provést desaturaci invertoru s použitím normálního tranzistoru. Tyto systémy jsou výhodné tam, kde není možné nebo ekonomické zavádět do technologie výroby další operaci (která je naopak nutná pro vytvoření Schottkyho diod).

7.2.4.7. Systémy ECL Menu

Popsané systémy, zejména TTL a STTL jsou vhodné a používané pro řadu číslicových zařízení; jejich cena je relativně nízká a propojování na desce je prakticky bez problémů. Nicméně existují aplikace, kde základním požadavkem je rychlost obvodu bez ohledu na spotřebu, cenu a rozměry obvodu. Jako příklad je možno uvést centrální procesory velkých počítačů, kde na rychlosti závisí možnosti nákladných periferií. Počítač sám o sobě je značná investice, takže poněkud vyšší cena, spotřeba, event. rozměry obvodů v procesoru nehrají takovou úlohu, jako jeho rychlost. Proto byly vyvinuty logické obvody, kde prakticky vůbec nedochází k saturaci tranzistorů, čímž se zhruba o řád snížila doba průchodu hradlem (vzhledem k logice TTL). Dalšího snížení doby průchodu se dosáhlo snížením rozkmitu napětí mezi logickou nulou a jedničkou na řádově 0,8 V.

Základním hradlem tohoto systému je hradlo OR/NOR, které sestává prakticky z diferenciálního zesilovače, jehož výstupy jsou odděleny emitorovými sledovači. Na jeden ze vstupů diferenciálního zesilovače je převedeno referenční napětí -UB , druhá větev je znásobena na počet odpovídající počtu vstupů hradla. Princip funkce vysvětlíme na obr.7.14. V emitorech tranzistorů diferenciálního zesilovače je na obr.7.14 znázorněn zdroj proudu, což většinou bývá prostý odpor velikosti řádově 1 kW  . Napěťové úrovně jsou znázorněny na obr. 7.15,

obr. 7.14 a 7.15

kde UD značí opět napětí na otevřeném přechodu báze-emitor použitých tranzistorů. Nechť na všech vstupech hradla (tj. na bázích T1,T2 ,T3 )je napětí Uo. Protože Uo < UB, jsou tranzistory T1, T2, T3 zavřeny a na výstupu NOR je napětí -UD. To je tedy napětí logické jedničky U1 = -UD. Přiveďme nyní alespoň na jeden vstup napětí U1 (např. na bázi T1). Tranzistor T1 je blízek saturace, proto můžeme psát, že UK1 » U1 a tedy Uvýst » U1 - UD. To je tedy napětí logické nuly

Uo » U1 - UD = - 2 UD.

Vidíme, že oba emitorové sledovače nejen že oddělují výstupy hradla, ale rovněž stejnosměrně posouvají výstupní logické úrovně tak, aby byly kompatibilní se vstupními. Rozdíl mezi logickou nulou a jedničkou se tedy rovná UD. Tento systém logických obvodů je rovněž příkladem na pozitivní logiku, kdy obě logické úrovně jsou záporné.

Obvody ECL vznikly v roce 1962 a již v době svého vzniku měly nominální dobu průchodu hradlem 8 ns. Současné obvody mají tento parametr okolo 1 ns a je nutné již pečlivě volit propojení jednotlivých obvodů, aby nedocházelo ke zbytečným zpožděním signálu při průchodu spoji. Navíc zde přistupuje problém přizpůsobení výstupního a vstupního odporu hradel charakteristické impedanci spojů, jinak odrazy na koncích vedení mohou zcela znehodnotit přenášenou informaci. Proto se propojení jednotlivých pouzder pro extrémně rychlé systémy navrhuje většinou na počítačích a realizuje se pomocí vícevrstvových (6 - 14 vrstev spojů) plošných spojů. Aby zpoždění mezi obvody bylo co nejmenší, volí se velká hustota součástek, což vede ke značně tenkým spojům (šířka propojovacích čar okolo 0,l5 mm).

Největší zisk z rychlosti obvodů ECL dostaneme větší integrací těchto obvodů na jediném čipu, kde délka propojení jednotlivých hradel je v řádu setin mm. Např. 256 bitová ECL paměť má maximální dobu vybavení pouze 25 ns a používá se jako tzv. zápisníková paměť aritmeticko-logické jednotky velkých počítačů. Je možno říci, že obvody ECL jsou zatím nejrychlejší ze všech logických systémů, avšak jejich spotřeba i cena je relativně vysoká.

7.2.4.8. Systémy MOS/CMOS Menu

Jednou z podmínek k opravdu masovému rozšíření mikroelektroniky je malá spotřeba zařízení, která umožňuje napájet přístroj z baterií. Možnost malé spotřeby otevřely logické systémy s tranzistory řízenými polem MOSFET a zejména systémy CMOS.

Základem systémů MOS je opět invertor, ovšem s tranzistorem řízeným elektrickým polem. Používají se tranzistory s indukovaným kanálem, které mají vhodnou polaritu tzv. prahového napětí. Prahové napětí Up je napětí na řídicí elektrodě G (hradlu) tranzistoru, při kterém protéká transistorem určitý malý definovaný proud (např. 10 nA); tranzistor je při tom napájen definovaným napětím, např. 10 V. Je zřejmé, že v zájmu zjednodušení napájení zařízení je třeba, abychom tranzistor “zavřeli” napětím stejné polarity, jako je napětí zdroje. Tuto vlastnost mají právě MOS tranzistory s obohaceným kanálem. Invertor je možné realizovat s odporovou zátěží, jak je znázorněno na obr. 7.16.a, avšak z hlediska jednoduchosti technologie výroby je mnohem jednodušší realizovat zátěž pomocí dalšího tranzistoru MOS, jehož elektroda G je na pevném napětí UG, které může být menší nebo rovno napětí zdroje E. Tato alternativa je na obr. 7.16.b.


obr. 7.16a


obr. 7.16b

Napájecí napětí bývá 12 V, což je dáno velikostí prahového napětí - okolo 4 V. Aby bylo možno snížit napájecí napětí, byla vypracována řada technologií, které snižují prahové napětí až na 1.5 - 2V (např. technologie MNOS, která pro izolací G elektrody užívá kombinace vrstev nitridu a kysličníku křemíku, technologie "silicon gate MOS", kde se pro ovládací elektrodu používá polykrystalický křemík obohacený bórem, technologie RMOS s molybdenovou ovládací elektrodou apod.). Kombinací MOSFETových spínačů je možné konstruovat jak hradlo NAND, tak hradlo NOR, jak ukazuje obr. 7.17.a, b.


obr. 7.17a

obr. 7.17b

Obvody s tranzistory MOS sice nevyžadují k ovládání prakticky žádný proud (kromě proudu nabíjejícího parazitní kapacity mezi řídicí elektrodou a kanálem), avšak v sepnutém stavu odebírají ze zdroje proud, který se bezúčelně tratí v zátěži. Významným krokem ke snížení spotřeby, umožněným zejména rozvojem technologie výroby integrovaných MOSových obvodů proto byla možnost realizace tranzistorů MOS s obohacenými kanály typu P a typu N na jediném čipu a tím i možnost realizace komplementárních MOSových obvodů (CMOS). Invertor CMOS se liší od invertoru typu MOS tím, že jeho zátěž je tvořena MOS tranzistorem opačné polarity a řídicí elektrody obou tranzistorů jsou spojeny. Prahová napětí jsou volena tak, aby při vstupním napětí rovném logické nule nebo jedničce byl vždy otevřen pouze jeden z obou tranzistorů. Tranzistory tak fungují prakticky jako spínače, které připínají výstup buď na napájecí napětí E, nebo k zemi. Je zřejmé, že pokud nezatěžujeme výstup takového obvodu, je jeho spotřeba v klidovém stavu prakticky nulová. Výstup obvodu má relativně velice malou impedanci v obou stavech (řádově stovky ohmů), což umožňuje propojovat jednotlivá pouzdra s obvody běžnou technikou tištěných spojů. Jednoduchost obvodů je umožňuje sdružovat ve značné hustotě na čipu a vytvářet tak obvody velké a extrémně velké integrace. Např. operační paměti počítačů se dnes vyrábějí téměř výhradně technologií MOS nebo CMOS (průměrná doba vybavení informace z paměti MOS je okolo 20-100 ns). Rovněž naprostá většina dnes vyráběných mikroprocesorů využívá systému MOS nebo CMOS. Jako příklad uvádíme na obr. 7.18.a,b hradla NAND a NOR v systému CMOS.


obr. 7.18a

obr. 7.18b

Je třeba ještě poznamenat, že ve skutečných obvodech MOS a CMOS je nutno chránit vstupní elektrodu před průrazem vysokým statickým napětím. Nejběžnější ochrana je pomocí Zenerovy diody, která je zapojena mezi substrát (normálně uzemněný) a řídící elektrodu. Tato dioda v normálním režimu nevede a otevírá se pouze dosáhne-li napětí na řídící elektrodě určité hodnoty. V integrovaném obvodu je ochrana nutná ovšem pouze pro vstup těch hradel, které jsou vyvedeny ven z pouzdra.

7.2.4.9. Logická hradla s třemi stavy Menu

V některých případech při spojování výstupů hradel je výhodné používat tzv. třístavových logických členů, kdy vedle výstupních aktivních stavů na úrovni logické nuly a jedničky existuje ještě třetí stav, kdy výstup hradla je v podstatě od sběrnice odpojen (připojen ke sběrnici přes velkou impedanci). Tento stav umožňuje stejně jako hradlo s otevřeným kolektorem připojení výstupů hradel do jednoho bodu. Principiální zapojení třístavového hradla NAND je na obr. 7.19.

Vedle dvou aktivních vstupů A a B má hradlo blokovací vstup UB. Vybuzením tranzistoru T1 se uzavřou tranzistory T3 až T5 a hradlo má velkou výstupní impedanci.

obr. 7.19

Další ... Kombinační logické systémy